삼성전자 미래기술육성사업 일환으로 추진 중인 '수직 다이(Vertical Die)' 기반 패키징 기술 개발이 가시적 성과를 드러내고 있다. 한국과학기술원(KAIST) 권지민 교수가 주 연구책임자로 선정된 이 프로젝트는 기존 고대역폭메모리(HBM)의 구조적 한계를 극복할 새로운 해법으로 주목받는다.
8일 업계에 따르면 수직 다이 연구 성과를 담은 권 교수팀 논문이 이달 열린 'IEEE Symposium on VLSI Technology and Circuits(VLSI 심포지엄) 2026'에 채택됐다. VLSI 심포지엄은 세계 최고 권위의 반도체 소자·회로 통합 프리미어 국제 학회 중 하나다.
현재 HBM 기술은 칩(D램)을 층층히 쌓고 실리콘을 관통하는 구멍인 실리콘 관통전극(TSV)을 뚫어 층 간 데이터를 전달하는 구조를 쓴다. 그런데 TSV를 형성할 때마다 다이 면적 일부를 희생해야 하므로 입출력 단자(I/O) 수를 무한정 늘리기 어렵다(HBM4 기준 약 2048개). 층 수가 쌓일수록 열 방출이 어려워지는 발열 문제도 있다.
수직 다이(V-die)는 기존 HBM이 칩을 가로로 쌓는 방식과 달리, 칩을 책꽂이처럼 세로(90도)로 세워 배치한다. 이 구조에서는 다이의 긴 측면(엣지) 전체를 패드 영역으로 활용할 수 있어, 입출력 단자(I/O) 수를 크게 늘릴 수 있다.
8일 업계에 따르면 수직 다이 연구 성과를 담은 권 교수팀 논문이 이달 열린 'IEEE Symposium on VLSI Technology and Circuits(VLSI 심포지엄) 2026'에 채택됐다. VLSI 심포지엄은 세계 최고 권위의 반도체 소자·회로 통합 프리미어 국제 학회 중 하나다.
현재 HBM 기술은 칩(D램)을 층층히 쌓고 실리콘을 관통하는 구멍인 실리콘 관통전극(TSV)을 뚫어 층 간 데이터를 전달하는 구조를 쓴다. 그런데 TSV를 형성할 때마다 다이 면적 일부를 희생해야 하므로 입출력 단자(I/O) 수를 무한정 늘리기 어렵다(HBM4 기준 약 2048개). 층 수가 쌓일수록 열 방출이 어려워지는 발열 문제도 있다.
수직 다이(V-die)는 기존 HBM이 칩을 가로로 쌓는 방식과 달리, 칩을 책꽂이처럼 세로(90도)로 세워 배치한다. 이 구조에서는 다이의 긴 측면(엣지) 전체를 패드 영역으로 활용할 수 있어, 입출력 단자(I/O) 수를 크게 늘릴 수 있다.
https://m.etnews.com/20260408000313
잘은 모르지만 흥미로운 기사 같음
