20일 업계에 따르면 TSMC는 국립대만대학교, 매사추세츠공과대학(MIT)과 함께 2차원 소재를 활용해 1나노 공정을 가능케 하는 기술을 개발했다. 연구 결과는 과학 분야 국제학술지 '네이처'에 '반금속 및 단층 반도체 사이의 매우 낮은 접촉 저항'이라는 제목으로 지난 12일(현지시간) 게재됐다. 

반도체의 핵심 재료인 실리콘을 반금속 원소인 비스무트(Bi)와 결합돼 양자 한계에 가까운 낮은 저항을 달성할 수 있는 2차원 소재로 대체한다는 게 이번 연구를 통해 발견한 주요 내용이다. 비스무트와의 결합으로 높은 접촉 저항과 낮은 전류 전달 능력이라는 고유한 특성을 가진 2차원 소재의 한계를 극복, 반도체 효율을 최고 수준으로 높일 수 있다는 설명이다. 

제조사들은 더 작은 표면에 더 많은 트랜지스터를 집적하기 위해 치열한 초미세 공정 경쟁을 펼쳐왔다. 반도체는 나노 단위인 회로 선폭이 좁을수록 저전력·고효율 제품을 만들 수 있기 때문이다. 그러나 공정 단위가 낮아질수록 실리콘 사용의 한계에 도달, 이를 대체할 수 있는 2차원 소재 개발 연구에 착수했다. 개발 과정에서 고저항, 저전류의 2차원 소재 특성으로 어려움을 겪었지만 이번 연구 결과로 기술 난제를 해결할 수 있게 됐다. 

TSMC와 국립대만대학교, MIT는 지난 2019년부터 약 18개월 동안 연구 개발에 협력해 왔다. MIT가 주요 기술을 발견하는 핵심 역할을 했다. TSMC는 프로세스를 최적화하고, 국립대만대학교는 이를 1나노로 좁히는 데 힘을 보탰다. 

초미세 공정에서 가장 앞서 있다고 평가 받는 TSMC가 1나노 핵심 기술 개발에도 성공하면서 경쟁사들의 발등에 불이 떨어졌다. 현재 반도체 업계에서 가장 앞선 기술은 2나노, 양산 가능한 공정은 5나노다. IBM은 최근 세계 최초로 2나노 공정 기반 칩을 공개하고 오는 2024년 말을 양산 목표 시기로 정했다. TSMC의 최대 경쟁사로 꼽히는 삼성전자는 5나노 제품을 양산하고 3나노 기술 개발에 박차를 가하고 있다.